Por que a saída do transmissor jittery é observada em 10G Base R PHY IP para Stratix IV GT?

Abaixo está um exemplo de diagrama ocular de saída do transmissor capturado na saída do transmissor PHY IP PHY base 10G para ACDS 11.0

A taxa de slew do transmissor foi definida incorretamente no ACDS 11.0 e acima. A figura abaixo mostra o diagrama ocular aprimorado após a aplicação da solução alternativa recomendada ou do patch de software. Este problema é direcionado para ser corrigido no ACDS 11.1.

Aqui estão as soluções para ACDS 11.0 e 11.0sp1:

Para ACDS 11.0:

Abaixo está a solução alternativa recomendada para o ACDS 11.0. Faça um backup antes de realizar qualquer modificação na biblioteca Quartus® II.

1. Vá para o Altera® 10G base R PHY IP root directory:
   • Para exemplo do Windows: C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv
2. Altere o parâmetro a seguir em siv_10gbaser_pcs_pma_map.v na pasta biblioteca PHY IP:
   • Para a biblioteca PHY IP do exemplo do Windows:
     • • C:\altera\11.0\ip\altera\altera_10gbaser_phy\siv\siv_10gbaser_pcs_pma_map.v
   • Na linha 292, mude o tx_slew_rate de "baixo" para "desligado"
3. Re-gere o megawizard™ PHY IP e compile o design

Para ACDS 11.0SP1:

Baixe o software Quartus II adequado versão 11.0SP1 patch 1.07 dos seguintes links:

Patch 1.0SP1 do software Quartus II versão 1.0SP1 para Windows

Software Quartus II versão 11.0SP1 patch 1.07 para Linux

Software Quartus II versão 11.0SP1 ReadMe para patch 1.07

Cuidado:

Você deve ter instalado anteriormente o software Quartus II 11.0SP1 antes de instalar este patch. Caso contrário, o patch não será instalado corretamente e o software Quartus II não será executado corretamente.

Após instalar o patch ou a solução alternativa, regenere seu PHY IP MegaCore® PHY base 10G antes de compilar seu projeto.

Observe que a qualidade do sinal mostrada na figura acima pode variar devido às diferentes configurações analógicas do transceptor ou ao design do PCB.