ID do artigo: 000078116 Tipo de conteúdo: Solução de problemas Última revisão: 31/03/2014

Existe um atraso maior nos pinos VREF quando usados como E/S em comparação com pinos de E/S de propósito geral em dispositivos da série Cyclone que suportam pinos VREF de uso duplo?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, há um atraso mais longo nos pinos VREF quando usado como um pino de E/S em comparação com um pino de E/S de propósito geral em dispositivos da série Cyclone® que suportam pinos VREF de uso duplo.

A capacitação do pino é maior nos pinos VREF do que os pinos de E/S de propósito geral, portanto, você deve evitar colocar sinais de taxa de borda rápida, como clocks nesses pinos, e evitar o uso desses pinos em barramentos, uma vez que o tempo de E/S não será consistente com o resto do barramento.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGAs Cyclone®
FPGA Cyclone® II
FPGAs Cyclone® III
FPGA Cyclone® III LS
FPGA Cyclone® IV E
FPGA Cyclone® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.