ID do artigo: 000078117 Tipo de conteúdo: Documentação e informações do produto Última revisão: 01/10/2013

Como as atribuições de pinos de grupo de DQ afetam o uso do bloco on-chip (OCT) em dispositivos Stratix® V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Em Stratix® V, os pinos de E/S são agrupados em grupos de x4, e todos os pinos de E/S dentro de um único grupo só podem ser conduzidos por um bloco de OCT. Ao atribuir a localização do pino aos pinos DQS/DQ, os pinos atribuídos ao mesmo grupo x4 devem compartilhar o mesmo bloco de calibração de OCT ou não usar o OCT se esse requisito não for atendido.

 

Se você não atender a este requisito, você verá o seguinte erro de ajuste:

 

Erro (175020): restrição ilegal do nome do pino ao valor de região ao valor de : não há locais válidos na região

 

Erro (175005): não foi possível encontrar um local com: OCT_CAL_BLOCK_ID de

 

Erro (171000): Não cabe design no dispositivo.

Resolução

No Pin Planner, clique com o botão direito no diagrama do pino. Selecione "Mostrar pinos DQ/DQS" e depois "No modo x4". Os blocos de E/S são diferenciados com cores. Os pinos de E/S pertencentes ao mesmo bloco de E/S compartilham a mesma cor. Certifique-se de que os pinos de E/S atribuídos à mesma cor compartilhem o mesmo bloco de calibração de OCT ou não usem OCT.

 

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.