Descrição
Você pode obter este erro ao simular um arquivo de saída HDL Verilog a partir do MAX PLUS®O software II no simulador VCS da Viewlogic porque as diretivas HDL Verilog usadas no software MAX PLUS II são compatíveis com as diretrizes HDL Cadence Verilog, mas podem não ser compatíveis com todas as diretrizes de HDL verilog dos fornecedores de ferramentas EDA.
Para corrigir este erro, localize os arquivos veriuser.c e Convert_hex2ver.o incluídos na interface do simulador Cadence Verilog-XL fornecida com o software MAX PLUS II para workstations UNIX. O local de instalação padrão para esses arquivos é o diretório /usr/maxplus2/cadence/verilog . Compile o arquivo veriuser.c através de uma interface de linguagem programável (PLI) e copie os arquivos veriuser.c compilados e Convert_hex2ver.o em seu diretório de simulação.