ID do artigo: 000078129 Tipo de conteúdo: Solução de problemas Última revisão: 04/03/2014

Por que vejo erros de leitura aleatórios usando o controlador SDRAM DDR2 com controlador SDRAM UniPHY/DDR3 com controlador SDRAM UniPHY ou LPDDR2 com UniPHY?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus II versão 13.0sp1 e anterior, a saída do bloco lógico DQS pode causar erros de leitura aleatórios.

As seguintes configurações podem ser afetadas:

  • Arria® V: projetos SDRAM DDR3 e DDR3L operando abaixo de 450 MHz
  • Arria V: todas as frequências operacionais suportadas para SDRAM DDR2/LPDDR2
  • Cyclone® V: todas as frequências operacionais suportadas para SDRAM DDR3/DDR3L/DDR2/LPDDR2
Resolução

Este problema foi corrigido com o software Quartus II versão 13.0sp1 dp5 e posterior.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 12 produtos

FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGAs Arria® V e FPGAs SoC
FPGA Arria® V GT
FPGAs Cyclone® V e FPGAs SoC
FPGA SoC Cyclone® V SE
FPGA Cyclone® V E
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.