ID do artigo: 000078131 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Os elementos Stratix de atraso de IOE do dispositivo V (D1-D6) são compensados em PVT?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, os elementos Stratix® de atraso de IOE do dispositivo V (D1-D6) não são compensados em PVT.

O valor do elemento de atraso é fixo e não é ajustado para alterações de PVT. No entanto, durante a compilação, o software Quartus® II escolhe o melhor valor de atraso dentro de suas respectivas configurações disponíveis para atender ao tempo em todos os cantos do PVT.

Consulte o atraso programável de IOE para dispositivos Stratix V noCaracterísticas dc e de comutação para dispositivos Stratix V (PDF) para obter detalhes sobre as configurações do elemento de atraso.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.