ID do artigo: 000078149 Tipo de conteúdo: Solução de problemas Última revisão: 22/07/2014

Qual parâmetro de temporização tDQSS deve ser usado na aba UniPHY LPDDR2 IP Memory Timing do editor de parâmetros?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Normalmente, a ficha técnica do fabricante do LPDDR2 especifica um valor mínimo e máximo para tDQSS.

Resolução

Selecione o valor máximo de tDQSS em uma ficha técnica LPDDR2 do fabricante (tDQSSmax).

Produtos relacionados

Este artigo aplica-se a 10 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.