ID do artigo: 000078151 Tipo de conteúdo: Solução de problemas Última revisão: 20/11/2015

Possíveis violações de sincronização com o Ping Pong PHY em Arria 10 dispositivos

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Este problema afeta as interfaces DDR3 e DDR4 usando o Ping Recurso PHY de pong em Arria 10 dispositivos.

Violações de sincronização de configuração para transferências do disco rígido secundário o controlador de memória para a lógica do núcleo pode ocorrer em interfaces usando o Instantiate dois controladores compartilhando uma opção PHY de Ping-Pong , na memória frequências de clock mais rápidas que 1067 MHz.

Resolução

A solução alternativa para este problema é especificar uma memória lenta frequência do clock.

Este problema é corrigido na versão 15.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.