ID do artigo: 000078189 Tipo de conteúdo: Solução de problemas Última revisão: 11/03/2021

Por que minha simulação de RTL transceptor não afirma rx_is_lockedtodata quando em loopback serial interno com dispositivos Intel® Stratix 10 L/H-Tile, Arria® 10 e Cyclone® 10 GX?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Um sinal "x" indefinido na porta do transceptor rx_serial_data pode fazer com que o sinal rx_is_lockedtodata não seja afirmado ao executar a simulação de RTL de dispositivos Intel Stratix 10 L/H-Tile, Arria 10 e Cyclone 10 GX.

Resolução

Para realizar a simulação de RTL de loopback serial interno do transceptor, certifique-se de que um estado definido de '0' ou '1' seja aplicado à porta do transceptor rx_serial_data em sua sala de teste. Isso impede a propagação de "x" no modelo de simulação. O '0' ou '1' da porta rx_serial_data será ignorado quando o comutador de loopback serial interno do transceptor estiver habilitado.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Cyclone® 10

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.