ID do artigo: 000078192 Tipo de conteúdo: Solução de problemas Última revisão: 15/08/2012

Por que eu recebo violação de tempo mínimo no controlador SDRAM DDR3 baseado em UniPHY em um dispositivo Stratix® V?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver violações de período mínimo no endereço ou no caminho de dados de comando no software Quartus® II versão 11.1SP2 e anterior, se o design de interface de interface de memória SDRAM DDR3 baseado no UniPHY em um dispositivo Stratix® V é combinado com a lógica do usuário que tem registros embalados na periferia.

    Resolução

    Este problema é corrigido a partir do software Quartus® II versão 12.0.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® V GT
    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.