ID do artigo: 000078209 Tipo de conteúdo: Solução de problemas Última revisão: 25/06/2014

Qual é o status dos pinos de E/S de propósito geral durante a configuração via Protocol(CvP) Init ou Atualização de CvP?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao executar o CvP Init, uma vez que o arquivo periférico é carregado, apenas o Hard IP para PCI Express é liberado da reinicialização.  Todos os outros GPIOs são lançados após a carga do núcleo. Consequentemente, todas as outras E/S são tristated até que a configuração do núcleo seja concluída.

 

Da mesma forma, durante a atualização do CvP, os GPIOs são tristated durante o processo de atualização e são re-lançados depois que o núcleo atualizado é carregado. O mesmo se aplica às atribuições de pinos reservadas. Essas atribuições não estão ativas até que o núcleo seja carregado.

 

Não há nenhuma maneira em Quartus® SOFTWARE II para fazer com que a E/S permaneça em um valor específico durante o CvP Init ou Atualização. Os resistores pull-up ou pull-down são necessários no PCB, se os valores específicos são necessários durante o processo CvP.

Produtos relacionados

Este artigo aplica-se a 12 produtos

FPGA Arria® V GZ
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.