ID do artigo: 000078236 Tipo de conteúdo: Solução de problemas Última revisão: 13/02/2014

Quais são as combinações de tensão VCCIO e VCCPD suportadas para bancos de IO com entradas e/ou saídas LVDS em dispositivos Stratix V, Arria V e Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

As seguintes combinações de VCCIO e VCCPD suportadas para bancos de IO com entradas LVDS e/ou saídas em dispositivos Stratix® V, Arria® V e Cyclone® V

 

 

VCCPD(V)

2.5

VCCIO(V)

3.3

-

3.0

-

2.5

Entrada/saída

1.8

Entrada

1.5

Entrada

1.2

Entrada


 

 

 

 

 

 

 

 

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.