ID do artigo: 000078349 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Você pode receber esta mensagem no software Quartus® II versão 5.1, se seu projeto incluir memória colocada em blocos de memória Cyclone® II M4K

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Você pode receber esta mensagem no software Quartus® II versão 5.1, se seu design incluir memória colocada em blocos de memória Cyclone® II M4K. A mensagem de erro se aplica a várias configurações de memória que estão documentadas na folha de errata da família Cyclone II FPGA família (PDF). Consulte a planilha errata para obter uma descrição das soluções alternativas e como determinar se seus dispositivos são afetados por este problema.

Você também pode receber a mensagem de erro abaixo, se o seu projeto destinado a um dispositivo Cyclone II incluir blocos de memória com o In-System Memory Content Editor habilitado. O recurso In-System Memory Content Editor não é suportado com quaisquer memórias colocadas nos blocos Cyclone II M4K em dispositivos afetados.

Para desabilitar o recurso Editor de conteúdo de memória do sistema, para cada memória, desligue o Editor de conteúdo de memória no sistema para capturar e atualizar conteúdo independentemente da opção clock do sistema no Gerenciador de plug-in MegaWizard. Um método alternativo é modificar o arquivo de embalagem de variação editando-o ENABLE_RUNTIME_MOD NO no lpm_hint parâmetro ou genérico. Por exemplo, ENABLE_RUNTIME_MOD=NO.

Para habilitar a funcionalidade completa dos blocos de memória M4K, você deve segmentar dispositivos de silício de revisão fixa. Consulte a folha de errata para obter detalhes sobre como segmentar dispositivos de silício de revisão fixa.

 

Mensagem de erro:

Erro: a implementação do bloco de memória M4K WYSIWYG primitivo "<>" da megafunção altsyncram pode não funcionar com a família de dispositivos de destino atual. Para tornar essa implementação compatível com a família de dispositivos de destino, às custas da área e da velocidade, defina o valor do parâmetro CYCLONEII_SAFE_WRITE reconstrução. Consulte a planilha Cyclone ii FPGA errata da família para obter mais informações sobre este recurso.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.