ID do artigo: 000078388 Tipo de conteúdo: Solução de problemas Última revisão: 21/01/2013

Por que meu projeto de HPS falha na análise e síntese, mas relata erros de zero?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Devido a um problema no software Quartus II versão 12.1, você pode ver falha na análise e síntese ao relatar erros de zero se você não tiver conectado seu sistema de processador rígido (HPS) diretamente a FPGA pinos. A E/S HPS deve ser conectada a pinos sem qualquer lógica de intervenção.
    Resolução

    Para resolver este problema, certifique-se de que a E/S hpS esteja conectada diretamente a FPGA pinos.

    Futuras conexões do software Quartus II fornecerão uma mensagem de erro para esta conexão incorreta.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V ST SoC
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Arria® V SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.