ID do artigo: 000078427 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Os dispositivos INTEL® CYCLONE® IV GX são compatíveis com suporte para clock de referência de terminada única no Banco de IO 3B e 8B?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os pinos positivos REFCLK/DIFFCLK de um único lado do banco 3B ou do banco 8B não podem ser roteados para o núcleo FPGA núcleo. Isso porque não existe nenhum caminho de roteamento entre os pinos de clock e o núcleo FPGA núcleo. Você verá um erro de ajuste do software Quartus® II se a atribuição do pino acima for adicionada ao design.

 

 

 

 

Resolução

Os pinos positivos REFCLK/DIFFCLK de terminada única podem ser roteados apenas para MPLL5, MPLL6, MPLL7 e MPLL8 quando esses PLLs são usados para aplicações não transceptivas.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.