Você pode ver o erro de ajuste do software Quartus® II acima ao colocar um canal de transceptor com PCS padrão habilitado nos canais Ch1 e Ch2 de GXB_L0 e GXB_R0 nos dispositivos Arria® V GX, SX, GT e ST.
O erro ocorre quando a opção "Enable rx_pma_clkout port" (Habilitar a porta rx_pma_clkout) está habilitada no IP PHY nativo do Arria V.
Devido às limitações do dispositivo Arria® V GX, SX, GT e ST, o clock recuperado paralelo do CDR e do dessanciializador não pode ser roteado para a malha FPGA.
Para contornar esse problema, você deve desmarcar a opção "Enable rx_pma_clkout port" no PHY IP nativo.