ID do artigo: 000078481 Tipo de conteúdo: Solução de problemas Última revisão: 22/08/2014

Por que os parâmetros de PLL fracionário (fPLL) não podem ser alterados usando o Editor de propriedade de recursos ou Planejador de chip ao direcionar dispositivos Stratix® V, Arria® V ou Cyclone® V?

Ambiente

    Software Intel® Quartus® II
    Transceptor PLL Arria® V Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não é possível editar os parâmetros dos fPLLs usando o Editor de propriedade de recursos ou Planejador de chips no software Quartus® II ao projetar com dispositivos Stratix® V, Arria® V ou Cyclone® V.

Resolução

Utilize o recurso de reconfiguração de PLL para atualizar dinamicamente os parâmetros fPLL.

Para mais detalhes, consulte a AN661: Implementando a reconfiguração de PLL fracionária com PLL Altera e Altera megafunções de reconfiguração de PLL (PDF)

Produtos relacionados

Este artigo aplica-se a 11 produtos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.