ID do artigo: 000078530 Tipo de conteúdo: Solução de problemas Última revisão: 27/02/2015

Os pinos de dados de configuração de uso duplo podem ser usados como E/S do usuário se o modo de reconfiguração parcial estiver habilitado?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Se o modo de reconfiguração parcial (RP) estiver habilitado no seu design, os pinos de dados de configuração de dois propósitos não poderão ser atribuídos para serem usados como E/S do usuário durante o modo de usuário.

Produtos relacionados

Este artigo aplica-se a 18 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Intel® Arria® 10 SX SoC
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.