ID do artigo: 000078538 Tipo de conteúdo: Solução de problemas Última revisão: 08/10/2013

Existe um problema conhecido com o relatório Altera de ajuste do intervalo de bloqueio de megafunção PLL no software Quartus II?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Sim, para algumas configurações de megafunção pll Altera, o software Quartus® II versão 13.0sp1 e anterior pode relatar "N/A" para os valores pll Freq Min Lock e PLL Freq Max Lock no relatório de ajuste.
Resolução

Isso está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.