ID do artigo: 000078568 Tipo de conteúdo: Solução de problemas Última revisão: 17/09/2013

Por que o controlador DDR3 escreve para ler e lê-gravação vezes mais tempo do que o esperado?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para controladores de memória DDR3 baseados na UniPHY, os tempos de turnaround são calculados usando as seguintes equações:


Turnaround de leitura para gravação = 'latência CAS' – 'Latência de gravação CAS' ('Comprimento de explosão' / 2) 2 'Resposta de OCT de leitura para gravação'

 

Turnaround de gravação para leitura = 'Latência de gravação CAS' ('Comprimento de explosão' / 2) tWTR 'Turnaround de OCT de gravação para leitura'

 

Os tempos de turnaround de OCT de leitura para gravação e gravação para leitura referem-se ao número de ciclos de clock adicionais necessários para alterar a rescisão de OCT da entrada para a rescisão de saída e vice-versa. O valor de cada tempo de turnaround nos ciclos de clock de memória pode ser encontrado no arquivo _c0.v.

 

O comprimento da explosão é sempre 8 (BL8) para DDR3.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA SoC Cyclone® V ST
FPGA Arria® II GZ
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.