ID do artigo: 000078569 Tipo de conteúdo: Solução de problemas Última revisão: 13/02/2006

Os Stratix dispositivos podem ser travados em um clock de entrada de espectro difuso?

Ambiente

    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Sim, enquanto o dispositivo Stratix não será capaz de detectar automaticamente que a entrada é um clock de espectro de difusão, ele poderá adquirir um bloqueio se o clock do espectro de difusão estiver dentro da especificação de jitter de entrada do loop bloqueado por fase (PLL).

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.