ID do artigo: 000078578 Tipo de conteúdo: Solução de problemas Última revisão: 31/12/2013

O lado receptor de um canal de transceptor estará disponível durante a calibração ATX PLL de dispositivos Stratix V GX/GT e Arria V GZ?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Durante a calibração inicial do ATX PLL imediatamente após a configuração dos dispositivos Stratix® V GX/GT e Arria® V GZ, o receptor não estará disponível. Os processos de calibração ATX PLL subsequentes iniciados pelo usuário não afetarão o caminho de dados do receptor.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.