ID do artigo: 000078593 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que o Avalon byte não está implementado no meu controlador DDR3 UniPHY versão 11.0?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Após gerar um controlador DDR3 UniPHY versão 11.0 com o sinal selecionado "Habilitar o sinal de habilitar o byte Avalon-MM", você pode notar que os sinais de Avalon habilitam o byte não estão implementados.

    Há um problema conhecido em que a caixa de seleção "Habilitar Avalon-MM com sinal de habilitar byte" não afeta a presença ou a ausência do byte Avalon habilita. Em vez disso, a presença ou ausência do byte Avalon permite corresponde à configuração da caixa de seleção "Habilitar pinos DM" na guia Parâmetros de memória.

    Resolução

    A solução alternativa é usar a caixa de seleção "Habilitar pinos DM" para afetar o estado dos sinais de Avalon de byte. Verifique "Habilitar pinos DM" se você quiser que o byte Avalon habilite implementado ou desmarque "Habilitar pinos DM" se você não quiser que o byte Avalon seja implementado.

    Este problema é corrigido no software Quartus® II versão 11.1 e posterior.

    Produtos relacionados

    Este artigo aplica-se a 8 produtos

    FPGA Stratix® V GX
    FPGA Stratix® V E
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® IV GX
    FPGAs Stratix® III
    FPGA Stratix® IV GT
    FPGA Stratix® IV E

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.