ID do artigo: 000078643 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Falha na simulação de projeto de exemplo PCI Express VHDL

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

A simulação de VHDL falha para os designs de exemplo descritos no início com o capítulo hard IP Arria V para PCI Express do guia de usuário hard IP Arria V para PCI Express e para "Começar com o capítulo Stratix V Hard IP para PCI Express" do guia do usuário Stratix V Hard IP para PCI Express.

Resolução

Este problema é corrigido na versão 12.0 do PCI Express IP Núcleos.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Stratix® V
FPGAs Arria® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.