ID do artigo: 000078697 Tipo de conteúdo: Solução de problemas Última revisão: 30/06/2014

Por que há erros de bits quando eu faço uma simulação de RTL de um loopback serial externo em dispositivos de transceptor Stratix V e Arria V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver erros de bits ao realizar uma simulação de RTL de um loopback serial externo de dispositivos transceptores Stratix® V e Arria® V devido a um problema de resolução e arredondamento de gráficos Mentor Graphics Modelsim®.

Resolução

Para resolver este problema, você deve definir a precisão da simulação como fs.

Produtos relacionados

Este artigo aplica-se a 7 produtos

FPGA Stratix® V GX
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA Stratix® V GS
FPGA Stratix® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.