Sim, Altera® identificou um problema de leitura ao usar os blocos de memória M9K dos dispositivos Cyclone® III EP3C25 em uma determinada configuração para designs compilados com o software Quartus II versão 7.1 e anterior. Neste caso, as leituras de memória podem produzir dados incorretos. No nível do dispositivo, este problema ocorre apenas no modo True Dual-Port, com clocks duplos (para a porta A e porta B), com clock duplo ativado, com um sinal de habilitação de clock conectado ao VCC no design e com uma determinada embalagem de registro. Devido à otimização da embalagem de memória no software Quartus® II, os blocos de memória que aparecem como qualquer modo de memória compatível, como o modo de porta única ou o modo ROM, podem realmente utilizar o bloco de memória M9K no modo de porta dupla verdadeira.
Este problema é causado pelo roteamento incorreto dos sinais de habilitação do clock.
Você pode evitar este problema se você não usar o clock habilita em qualquer memória em seu design. Por exemplo, se você usar o Gerenciador de plug-in MegaWizard® RAM, você não deve verificar a opção "Criar um clock habilitada para cada sinal de clock" para qualquer memória no design.
Este problema é corrigido a partir do software Quartus II versão 7.1 SP1.
Para Quartus II versão 7.1, há um patch disponível. Use o mySupport para solicitar o patch 0.13.