ID do artigo: 000078787 Tipo de conteúdo: Mensagens de erro Última revisão: 14/11/2013

Aviso crítico (10169): Aviso de HDL verilog em alt_mem_ddrx_controller.v(495): as declarações de porta e dados para a porta de matriz "afi_rrank" e "afi_wrank" não especificam a mesma faixa para cada dimensão

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Você pode ver este aviso crítico ao implementar uma interface SDRAM DDR2 usando o Controlador de alto desempenho DDR2 SDRAM II com ALTMEMPHY IP versão 12.0. Há um descompasso com as declarações afi_rrank de afi_wrank tamanho da porta e devido ao parâmetro não estar sendo passado corretamente. No entanto, ela não afetará a funcionalidade porque afi_rrank e afi_wrank não são usadas no controlador DDR2.
    Resolução

    Este problema foi corrigido com o software Quartus II versão 12.1 e posterior.

    Produtos relacionados

    Este artigo aplica-se a 10 produtos

    FPGA Arria® II GX
    FPGAs Cyclone® III
    FPGA Cyclone® III LS
    FPGA Cyclone® IV E
    FPGA Cyclone® IV GX
    FPGAs Stratix® III
    FPGA Stratix® IV E
    FPGA Stratix® IV GT
    FPGA Stratix® IV GX
    FPGA Arria® II GZ

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.