ID do artigo: 000078789 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que meu controlador de memória baseado em Qsys UniPHY está ausente do arquivo pin_assignments.tcl e outros arquivos de suporte?

Ambiente

    Intel® Quartus® II Subscription Edition
    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Um problema conhecido existe com várias instações do mesmo controlador de memória baseado no UniPHY em um sistema Qsys. A etapa de otimização de Qsys cria apenas o arquivo pin_assignments.tcl e outros arquivos de suporte para o controlador original e reutiliza esses arquivos para todas as outras instâncias do mesmo controlador.

Resolução

A solução alternativa é fazer uma mudança trivial para um parâmetro não crítico no núcleo UniPHY para que qsys reconheça o núcleo como único e gerará todos os arquivos apropriados. A alteração mais simples é modificar um dos parâmetros de distorção da placa na guia Configurações da placa em 0,001ps. Por exemplo, altere o "atraso máximo de CK para DIMM/dispositivo" de 0,6ns para 0,599ns.

Quando você tornar todas as instâncias do controlador UniPHY exclusivas, regenere o sistema Qsys e cada instância deverá ter seu próprio conjunto de arquivos.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.