ID do artigo: 000078792 Tipo de conteúdo: Solução de problemas Última revisão: 27/08/2013

Por que o resumo de uso do PLL relata valores mínimos e máximos de bloqueio fora da frequência do meu clock de entrada?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O resumo de uso do PLL mostra os valores pll Freq Min Lock e PLL Freq Max Lock , que são considerados a faixa de bloqueio do PLL.  A frequência de entrada deve estar entre esses dois valores.

    No entanto, devido a um problema no software Quartus® II versão 12.0 e versões anteriores, a frequência do clock de entrada PLL pode estar fora da faixa de bloqueio quando o PLL estiver configurado no modo inteiro.  Isso é devido a uma frequência de PFD inválida sendo permitida para a parametrização PLL, conforme descrito na solução relacionada abaixo.

    Resolução

    Use a opção modo PLL fracionada na megafunção Altera_PLL.

    Este problema é corrigido no software Quartus II versão 10.0.

    Artigos relacionados

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® V E

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.