ID do artigo: 000078798 Tipo de conteúdo: Solução de problemas Última revisão: 21/10/2011

A verificação formal pode falhar Stratix V ao usar o software Cadence Encounter Conformal

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Se você tentar usar o software de conformidade de encontro de cadência para verificação formal de altddio_out.v, altlvds_tx.v, altlvds_rx.v, lvds_tx.v, lvds_rx.v, flvds_tx.v, flvds_rx.v, altmult_add.v, altmult_accum.v, ou altpll.v, a verificação formal falha com o erro:

Error RTL 18.3: Function call does not refer to function definition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.