ID do artigo: 000078806 Tipo de conteúdo: Solução de problemas Última revisão: 04/10/2016

Os registros sts_err_addr* e sts_corr_dropped_addr de Arria 10 EMIF (não-HPS) relacionados ao ECC?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, os registros sts_err_addr* e sts_corr_dropped_addr de sts_corr_dropped_addr são suportados.

No endereço de registro mmr 145, o sts_err_addr* é um registro de 32 bits e é o endereço do mais recente erro de bit único (SBE) ou erro de bit duplo (DBE).
No endereço de registro mmr 146, o sts_corr_dropped_addr é um registro de 32 bits e é o endereço do comando de correção mais recente descartado.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.