ID do artigo: 000078826 Tipo de conteúdo: Documentação e informações do produto Última revisão: 24/05/2013

Como devo conectar as portas refclk e adjpllin no pll Intel® FPGA IP ao usar o caminho de cascata dedicado?

Ambiente

    Intel® Quartus® II Subscription Edition
    Avalon ALTPLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Há duas entradas de clock de referência (refclk e adjpllin) quando o pll Intel® FPGA IP está configurado com a opção PlL de downstream cascata habilitada.

 

Resolução

Você precisa conectar o sinal "Cascade out" do upstream à porta de entrada de adjpllin e pode deixar a entrada de refclk desconectada.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.