Problema crítico
Descrição
Para projetos criados em uma versão do controlador de alto desempenho (HPC) anterior à versão 11.0, a violação do tempo de memória pode ocorrer durante a ativação para ler pré-carga. Seu projeto pode não simular.
Resolução
Para projetos com especificação 1066 e execução com Velocidade de 533 MHz, aumente um ciclo de clock de controle dos parâmetros de sincronização tRP e tRCD, de modo que o tRC para o o controlador é maior do que o tRC para o modelo de memória.
Para projetos com especificação 1066 e execução com Velocidade de 400 MHz, aumente um ciclo de clock de controle do parâmetro de sincronização tRP, de modo que o tRC para o controlador é maior do que o tRC para o modelo de memória.