Não.
Durante o teste CBB, o usuário só precisa definir test_in[32]=1,test_in[6]=0 e passar pelo modo PCIe® Gen1 e Gen2 usando test_in[5]. Exemplo de design que mostra como implementar testes de CBB pode ser obtido a partir do design de exemplo de DMA de cadeia PCIe e usando o módulo altpcierd_complaince_test.v(hd).
A porta testin[5] deve ser afirmada para um mínimo de 16ns e menos de 24 ms e esse requisito é implementado através do módulo altpcierd_complaince_test.v(hd).
Durante a operação normal, o usuário precisa definir test_in[32]=0, test_in[5]=1 e test_in[6]=0.
Atualizações da seguinte forma:
Não, o compilador IP para PCIe não suporta detecção automática de modo de conformidade.
Para testes de CBB da 1ª Geração, o usuário precisa definir test_in[32]=1 e test_in[6]=0.
Para testes de CBB da Geração 2, o usuário precisa definir test_in[32]=1, test_in[6]=0 e usar test_in[5] para usar os padrões de conformidade PCIe Gen1 e Gen2.
O design do DMA de cadeia PCIe contém um módulo que mostra como implementar a lógica para testes de CBB. Este módulo é nomeado altpcierd_compliance_test.v(hd).
A porta test_in[5] deve ser afirmada para um mínimo de 16ns e menos de 24 ms e esse requisito é implementado através do módulo altpcierd_complaince_test.v(hd).
Durante a operação normal, o usuário precisa definir test_in[32]=0, test_in[5]=1 e test_in[6]=0.