ID do artigo: 000078950 Tipo de conteúdo: Solução de problemas Última revisão: 12/10/2011

Os projetos vhdl que visam dispositivos Stratix V não podem ser simulados pelo software ModelSim-Altera Starter Edition 6.6c e 6.6d

Ambiente

  • Intel® Quartus® II Subscription Edition
  • Simulação
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema no software ModelSim-Altera Starter Edition versão 6.6c e 6.6d, designs em VHDL que visam Stratix dispositivos V não pode ser simulado. Este problema não afeta o modelo de Altera Software de edição. Devido a este problema, você pode ver erros semelhantes para o seguinte:

    # ALTERA version supports only a single HDL # ** Fatal: (vsim-3512) Instantiation of "stratixv_ds_coef_sel" failed. Unable to check out Verilog simulation license.

    Resolução

    Simule o design com o HDL Verilog ou use o ModelSim-Altera Software edition versão 6.6d.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.