ID do artigo: 000078961 Tipo de conteúdo: Documentação e informações do produto Última revisão: 25/04/2014

Como os pinos DCLK e DATA devem ser conectados ao usar o HPS para configurar a malha FPGA em dispositivos soC Arria V ou Cyclone V?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Ao configurar um soC Arria® V ou Cyclone® V SoC através do HPS, os pinos de DADOS de configuração podem ser deixados desconectados. O pino DCLK não deve ser desconectado e deve ser conectado a VCCPGM ou GND, assumindo que este pino não seja usado para inicialização do dispositivo.

    Resolução

     

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.