ID do artigo: 000078973 Tipo de conteúdo: Solução de problemas Última revisão: 02/09/2014

Existe alguma restrição para qual fonte de clock de referência deve ser usada para o PLL da CMU em dispositivos V GT Arria quando executados a taxas de dados > 6,5536 Gbps?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, conforme mostrado na Tabela 2-1 da seção de clocking do transceptor do manual Arria® V, ao usar o PL >L da CMU a taxas de dados de 6,5536 Gbps em dispositivos Arria V GT, o pino de clock de referência dedicado dentro do mesmo triplo que o PLL da CMU destina deve ser usado como fonte de clock de referência.

O software Quartus® II permitirá que você compile o design quando um clock de referência alternativo for fonte da rede de clock de referência, mas isso não é ideal. O pino de clock de referência dedicado do trigêmeo deve ser usado para obter o desempenho ideal de treme.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Arria® V GT

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.