Descrição
Sim, a frequência do clock determina a rapidez com que o circuito de detecção de erros pode ser executado para o cálculo de Verificação de Redundância Cíclica (CRC). Para Stratix® II, Cyclone® II, Cyclone III e dispositivos FPGA anteriores, a especificação de frequência de verificação do CRC é para todo o dispositivo, enquanto os dispositivos Stratix III e Stratix IV são por quadro.
Portanto, em dispositivos Stratix III e Stratix IV, a especificação será interpretada como a frequência do clock para o circuito de detecção de erro para executar a verificação de um quadro pelo CRC. Quando esta frequência for definida, o circuito verificará cada quadro de dados usando a mesma frequência do clock.