Devido a um problema com a variante AVMM-DMA do hard IP para pci® express, você pode ver corrupção de dados ou descritores que nunca completam (o bit feito nunca está definido). Isso afeta apenas projetos usando um controlador de descritor DMA externo, o design do controlador instaurou internamente está totalmente funcional.
Este problema pode ser esporádico e só pode ocorrer quando um grande número de descritores estiver programado de volta para trás.
Nota do autor: isso pode ser trabalhado, mas requer a edição de um arquivo na instalação do Quartus, o que não creio que queiramos recomendar.
Esse comportamento é causado pela configuração incorreta das latências prontas das interfaces de programação dma_rd_master e dma_wr_master descritor.
Estas são mostradas como as interfaces rd_ast_rx e rd_ast_tx no diagrama de bloco de DMA "Avalon-MM com descritor de DMA externo Contoller" no guia do usuário, e especificamente como RdAstRxReady_o, WrAstTxReady_o nas tabelas "Interface de instruções do descritor do controlador descritor para ler (gravação) do mecanismo DMA".
A latência pronta nesses sinais é definida incorretamente como 0, quando o valor correto deve ser 3.
Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime.