Por que recebo os seguintes avisos ao usar o Megacore RLDRAM II?
Aviso: Atom "top_controller_wrapper:top_controller|top_controller_auk_rldramii_datapath:rldramii_io|top_controller_auk_rldramii_dqs_group:auk_rldramii_dqs_group_0|dqs_io~regout" tem regout de porta que deve ser conectada em modos de entrada DDIO e bidirecional
Aviso: Atom "top_controller_wrapper:top_controller|top_controller_auk_rldramii_datapath:rldramii_io|top_controller_auk_rldramii_qvld_group:auk_rldramii_qvld_group_0|qvld_capture~regout" tem regout de porta que deve ser conectada em modos de entrada DDIO e bidirecional
Aviso: os pinos de E/S de DQ alimentados pelo pino de E/S DQS "top_rldramii_qk[0]" têm diferentes Habilitações de saída , todos os pinos de E/S de DQ alimentados pelo mesmo pino de E/S DQS devem ter o mesmo pino de habilitação de saída SignalInfo: pino de E/S
O megacore RLDRAM II usa Stratix® II IO WYSIWYGs para criar a funcionalidade DDIO. Stratix II IO WYSIWYGs são usados para gerar pinos DQ, elementos de atraso DQS e a captura QVLD. Esses avisos são destinados a informar o usuário de que algumas portas IO WYSIWYGs não estão conectadas. Isso se deve ao modo em que a IO WYSIWYG está sendo usada pelo design e pode ser ignorada com segurança.
A mensagem de informação no terceiro aviso acima também é de design. QVLD é capturado usando o mesmo sinal DQS atrasado usado para capturar os DQs, portanto, o software Quartus® II considera qVLD como o mesmo tipo de pino que os pinos DQ. QVLD é uma entrada para o dispositivo, de modo que a habilitação de saída está permanentemente amarrada baixa. No entanto, o DQ OE alterna constantemente. Quartus II está afirmando que o QVLD OE deve estar sendo carregado porque acha que QVLD é um pino de dados. Isso pode ser ignorado com segurança.