Problema crítico
O núcleo IP PHY 10GBASE-R tem uma violação de tempo de espera no Arria de exemplo de MAC Ethernet V. Esta violação de sincronização ocorre para o modelo rápido.
A solução alternativa é adicionar a seguinte restrição de projeto de sinopse (SDC) para o seu projeto:
se { $::TimeQuestInfo (nameofexecutable) == "quartus_fit"} { set_min_delay -para {altera_eth_10g_mac_base_r_av:SUT|altera_eth_10g_mac_base_r_av_eth_10g_design_example_0:eth_10g_design_example_0|altera_xcvr_10gbaser:altera_10gbaser|av_xcvr_10gbaser_nr:av_xcvr_10gbaser_nr_inst|av_xcvr_10gbaser_native:ch[0].av_xcvr_10gbaser_native_inst|alt_10gbaser_pcs: av_10gbaser_soft_pcs_inst|altera_10gbaser_phy_pcs_10g_top:pcs_10g_top_0|altera_10gbaser_phy_pcs_10g:pcs_10g_0|altera_10gbaser_phy_tx_top:tx_top|altera_10gbaser_phy_clockcomp:tx_altera_10gbaser_phy_clockcomp|altera_10gbaser_phy_async_fifo_fpga:altera_10gbaser_phy_async_fifo_fpga|dcfifo:dcfifo_componenet*fifo_ram*} 1.0 set_min_delay -de {altera_eth_10g_mac_base_r_av:SUT|altera_eth_10g_mac_base_r_av_eth_10g_design_example_0:eth_10g_design_example_0|altera_xcvr_10gbaser:altera_10gbaser|av_xcvr_10gbaser_nr:av_xcvr_10gbaser_nr_inst|av_xcvr_10gbaser_native:ch[0].av_xcvr_10gbaser_native_inst|alt_10gbaser_pcs: av_10gbaser_soft_pcs_inst|altera_10gbaser_phy_pcs_10g_top:pcs_10g_top_0|altera_10gbaser_phy_pcs_10g:pcs_10g_0|altera_10gbaser_phy_tx_top:tx_top|altera_10gbaser_phy_clockcomp:tx_altera_10gbaser_phy_clockcomp|altera_10gbaser_phy_async_fifo_fpga:altera_10gbaser_phy_async_fifo_fpga|dcfifo:dcfifo_componenet*fifo_ram*} 1.0 }
Você também pode usar esta solução alternativa para o PHY IP 10GBASE-R core removendo o seguinte texto do caminho do SDC, "altera_eth_10g_mac_base_r_av".