Quando você gera um sistema Qsys que contém o SERIAL RapidIO® IP, a Qsys gera um script (.tcl) e o arquivo Synopsys Design Constraint (.sdc) para seu IP.
O arquivo .sdc não funciona corretamente quando há várias instâncias do SERIAL RapidIO IP presentes no seu sistema Qsys. O problema é que as create_generated_clock de create_generated_clock corresponde a mais de um clock e falham. Você verá isso no relatório de restrições ignoradas dentro do Analisador de tempo de™ sincronização.
Para resolver este problema, faça uma cópia das instruções de create_generated_clock para cada instância do SERIAL RapidIO IP, depois altere os nomes dos clocks para que eles sejam exclusivos e modifique os filtros de origem e destino para que incluam o nome da instância.
Por exemplo, mude isso:create_generated_clock -name clk_div_by_two_rio_blocks_rapidio_3 -source [get_nets *rio_blocks_rapidio_3_rio_inst*tx_clkout[0]] -divide_by 2 [get_nets *rio_blocks_rapidio_3*riophy_xcvr|clk_div_by_two]
para isso:create_generated_clock -name clk_div_by_two_rio_blocks_rapidio_3_myinst -source [get_nets *my_inst*rio_blocks_rapidio_3_rio_inst*tx_clkout[0]] -divide_by 2 [get_nets *my_inst*rio_blocks_rapidio_3*riophy_xcvr|clk_div_by_two]
Este problema está programado para ser corrigido em uma versão futura do software Quartus® II.