ID do artigo: 000079090 Tipo de conteúdo: Solução de problemas Última revisão: 27/08/2012

Por que vejo um grande atraso no fio de roteamento adicionado aos meus caminhos de entrada e saída, resultando em violações de sincronização?

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um problema nas versões 12.0 e 12.0 SP1 do software Quartus® II, a compensação pll pode ser modelado incorretamente no Fitter. Isso pode resultar em um grande atraso de roteamento adicionado a caminhos que cruzam domínios do clock, como caminhos de entrada e saída. Este problema afeta os projetos que Stratix® dispositivos V, Arria® V e Cyclone® V.
Resolução

Este problema foi corrigido no software Quartus II versão 12.0 SP2. Para resolver este problema, atualize para o software Quartus II versão 12.0 SP2.

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.