Mapeamento incorreto de pinos para DDR3 LRDIMM e LPDDR3 em Arria 10 EMIF

Este problema afeta as interfaces DDR3 LRDIMM e LPDDR3 em Arria 10 dispositivos.

DDR3 LRDIMM

Para interfaces DDR3 LRDIMM que empregam o DDR3 Esquema 5: esquema de mapeamento de endereços/pinos de comando LRDIMM, o IP atribui incorretamente pinos para fixar índices dentro de um banco de E/S da seguinte forma:

As atribuições de índice de pino para pino acima estão incorretas. O as atribuições corretas são as seguinte:

LPDDR3

Para interfaces LPDDR3 que empregam o esquema LPDDR3 Esquema de mapeamento de 1 endereço/pino de comando, o IP incorretamente atribui pinos a índices de fixação dentro de um banco de E/S da seguinte forma:

A atribuição de pin-to-pin-index acima está incorreta. O correto as atribuições são as seguinte:

A solução alternativa para este problema é aplicar o pino correto Atribuições.

Este problema é corrigido na versão 15.1.