ID do artigo: 000079099 Tipo de conteúdo: Solução de problemas Última revisão: 27/02/2015

Erro (16270): As 2 IOPLLs não-fusão a seguir estão impulsionando o bloco clkctrl

Ambiente

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode receber esta mensagem de erro no software Quartus® II se estiver alimentando as saídas de duas IOPLLs em um bloco de controle de clock (ALTCLKCTRL), em Arria® 10 dispositivos.

    Em Arria 10 dispositivos, os blocos de IO contêm apenas 1 PLL cada.  Um bloco de controle de clock só pode ser selecionado a partir de fontes de clock locais, portanto, se Quartus II não conseguir mesclar as IOPLLs em um único local, este erro será fornecido.

    Resolução

    Se você precisar alimentar as saídas de mais de um PLL em um bloco de controle de clock, considere o uso de fPLLs, uma vez que há duas fPLLs em um bloco HSSI.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 SX SoC
    FPGA Intel® Arria® 10 GT

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.