ID do artigo: 000079112 Tipo de conteúdo: Solução de problemas Última revisão: 24/10/2011

A Qsys (Beta) não suporta todos os componentes PLL do SOPC Builder herdados

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

A Qsys não suporta componentes PLL do SoPC Builder herdados, exceto aqueles com uma frequência de entrada de 50 MHz. gerando um design que inclui um PLL herdável com uma frequência de entrada não definida como 50 O MHz falha com um erro semelhante ao seguinte:

Error: altera_avalon_pll_khh3cm2h: CLock yyclock_inclk0 of frequency 50.000 MHz driving the PLL module conflicts with the PLL inclock of frequency 125.000 MHz.

Resolução

Se você quiser configurar um PLL com outra frequência de entrada de 50 MHz, substitua o SOPC Builder PLL por um Avalon ALTPLL.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.