ID do artigo: 000079122 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Qual é a relação entre PHASEDONE e SCANCLK no Intel® FPGA IP ALTPLL?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A desaasserização PHASEDONE (baixa) é síncrona à borda ascendente SCANCLK e a afirmação PHASEDONE (alta) é assíncrona para SCANCLK no altpll Intel® FPGA IP.

Resolução

N/A

Produtos relacionados

Este artigo aplica-se a 13 produtos

FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Stratix® IV E
FPGA Arria® II GX
FPGA Arria® II GZ
FPGAs Cyclone® III
FPGA Cyclone® III LS
FPGA Cyclone® IV E
FPGA Cyclone® IV GX
Dispositivos ASIC HardCopy™ III
Dispositivos ASIC HardCopy™ IV GX
Dispositivos ASIC HardCopy™ IV E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.