ID do artigo: 000079162 Tipo de conteúdo: Solução de problemas Última revisão: 09/05/2016

MAX 10 pinos JTAG TDO configurados como pinos de entrada no modo de E/S compartilhado falham no hardware

Ambiente

  • Intel® Quartus® Prime Standard Edition
  • E/S
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Configurações de E/S incompletas no Padrão Quartus® Prime Programador do software Edition causa MAX® 10 JTAG TDO pinos que você definiu como pinos de entrada no modo de E/S compartilhado para falhar Hardware.

    Resolução

    Use totalmente MAX 10 pinos JTAG TDO como pinos de saída em E/S compartilhados Modos.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® MAX® 10

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.