Como posso compilar bibliotecas de simulação de VHDL e Verilog para NC-Sim?

Devido a um problema no software Quartus® II, usar o Compilador da biblioteca de simulação EDA para compilar bibliotecas de simulação Verilog HDL e VHDL para NC-Sim para o mesmo diretório de saída sobregrava o arquivo cds.lib. Nenhum outro arquivo e subdiretórios são afetados.

Para resolver este problema, siga as etapas abaixo.

1. Compile as bibliotecas HDL Verilog
2. Copie o arquivo cds.lib no diretório de saída para outro local
3. Compile as bibliotecas VHDL no mesmo diretório de saída das bibliotecas HDL Verilog
4. Edite o arquivo cds.lib que foi apenas gerado e anexar o conteúdo do primeiro cds.lib , exceto pela primeira linha que começa com
    
    include ...

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.