Sim, os pinos EMIF HPS não utilizados podem ser usados como FPGA GPIO's, mas há algumas restrições.
O software Quartus® Prime versão 15.1.1 e anterior não verifica essas restrições. Você deve garantir manualmente que, se houver um EMIF HPS no sistema, os bancos de E/S são usados exclusivamente da seguinte forma.
Arria 10 dispositivos SoC têm 3 bancos de E/S modulares para conectar o HPS a um SDRAM (2K, 2J e 2I) por meio de um EMIF hps dedicado.
- Cada banco tem 4 vias de E/S que correspondem a:
- Pista 3: IO[47:36]
- Pista 2: IO[35:24]
- Pista 1: IO[23:12]
- Pista 0: IO[11:0]
- A faixa 3 do Banco 2K é usada para conectar-se aos sinais ECC do SDRAM.
- Os pinos não utilizados nesta via podem ser usados apenas FPGA entradas, independentemente de a ECC ser implementada ou não no sistema.
- Quando não houver HPS EMIF no sistema, cada banco pode ser usado inteiramente como FPGA GPIO
- As vias 2, 1 e 0 do Banco 2K são usadas para conectar-se ao endereço e aos sinais de comando do SDRAM.
- Os pinos não utilizados nessas vias podem ser usados como FPGA entradas ou saídas.
- Ao usar larguras de dados de 16 bits, pinos não utilizados nas 2 vias do Banco 2J usados para dados podem ser usados apenas como entradas. Os pinos nas 2 vias restantes podem ser usados como FPGA entradas ou saídas.
- Ao usar larguras de dados de 32 bits, os pinos não utilizados do Banco 2J podem ser usados apenas como entradas.
- O Banco 2I pode ser usado para conectar-se a pinos de dados [63:32] do SDRAM.
- Se a memória for de apenas 16 ou 32 bits, esses pinos podem ser usados para FPGA GPIO.
Um patch está sendo criado para o software Quartus Prime versão 15.1 que gerará erros se as condições acima forem violadas.
- O patch será adicionado aqui uma vez lançado.
O patch acima também está programado para ser adicionado a uma versão futura do software Quartus Prime.